Enlaces Interesantes


"I can lurk at a lot of different levels. I can design chips, I can design logic, I can design systems, and I can write software up to and including user interfaces. " Charles P. Thacker, Ganador del premio A.M. Turing 2009 de ACM.
A partir de enero de 2017, las novedades y enlaces interesantes se publican en la cuenta defbArqui1-UNICEN.

Procesadores

  • NOV 2016, a partir de ahora, la información interesante vinculada con Arqui1 se va a publicar en Facebook: @Arqui1-UNICEN
  • MAY 2016, Samsung presenta el primer "disco" SSD de 512 GB en un solo chip, ver.
  • MAR 2016, Intel abandona el modelo tick-tock que seguía la famosa ley de Moore. Gracias Tomás Juárez!
  • JUN 2015, Intel adquirió a Altera, una compañía dedicada a lógica programable (FPGA) por 16.700 millones de dólares (más información en elpais, time)
  • MAY 2015, cuidado con los errores de overflow y redondeo. Ver "Some disasters attributable to bad numerical computing" por Douglas Arnold.
  • DIC 2012, El 17 de diciembre de 2012, Imagination Technologies Inc. compró MIPS Technologies Inc., por USD 100 millones.
  • OCT 2012, "... engineers designing today’s high-performance systems are keeping a close eye not just on the number of flops but also on flops per watt." "The DSP (TI TMS320C66 family of multicore DSPs) came out on top, at 7.4 gigaflops per watt." en "Could Supercomputing Turn to Signal Processors (Again)?", David Schneider, IEEE Spectrum, Oct 2012. En la noticia del 5 de MAY de 2011, se tienen 3,2 GFLOPs por Watt. Igualmente la comparacion no es justa porque en este caso se cuentan operaciones en presición simple mientras que en aquel y en general se cuentan operaciones de doble presición.
  • JUN 2011, Grafeno: Se abre la posibilidad de ICs a 100 gigahertz.
  •                  Más detalles en el artículo de Yu-Ming Lin et al. Science 10 June 2011.
  • Altera promueve el primer soft core del procesador MIPS32. Corre el RTOS VxWorks de Wind River.
  • 5 MAY 2011: Supercomputación de bajo consumo. Investigadores chinos logran un rendimiento de 128 GFLOPs con un consumo de 40W. Eso es mas de doble de rendimiento por watt que el competido inmediato.
  • 1 SEP 2010: IBM anuncia que tiene el procesador más rapido del mundo. El procesador z196 tiene 4 cores y funciona a 5.2 GHz. El sistema zEnterprise tiene 96 de estos procesadores con un rendimiento de 50 mil MIPS.
  • La noticia del procesador de IBM en la prensa (ABC).
  • JUL 2010, Futbolisticamente hablando, con los chips multicore, los fabricantes de procesadores le pasaron la pelota cuadrada a los programadores -y no tenían otra opción-, y los programadores no saben como aprovecacharlos. Ver artículo de David Patterson en IEEE Spectrum, julio 2010.

Herramientas

  • ESPRESSO: Logic Minimization Software. Programa para bajar más instrucciones sobre cómo operarlo. El código fuente original se puede bajar de la página de Berkeley.
  • Logic Friday: Freeware que incluye minimización de funciones lógicas con ESPRESSO y bastantes más herramientas. 
  • MARS: Ensamblador y Simulador del procesador MIPS (Missoury State University).
  • SPIM: Es el Ensamblador y Simulador más famoso del procesador MIPS (James R. Larus, University of Wisconsin-Madison).

Proyectos

  • OpenRISC: OpenRISC 1200 es un proyecto abierto de OpenCores. Es una implementación de la familia OpenRISC 1000 de procesadores.Se trata de un procesador escalar de 32 bits RISC con arquitectura Harvard microarchitecture, 5 etapas de pipeline, soporte para memoria virtual (MMU) y capacidades para proceso digital de señal DSP.
  • OpenSPARC: Proyecto open-source con los diseños del microprocesador de 64 bits UltraSPARC T1 de Sun Microsystems (OpenSPARC T1) y su sucesor, OpenSPARC T2 (CMT: chip multithreaded).
  • Simply RISC: Si entraste a la página de OpenSPARC vas a ver que se trata de un proyecto muy complejo. OpenSPARC T1 tiene 8 SPARC CPU Cores y perifericos, el Simply RISC S1 Core toma un sólo 64-bit SPARC Core y agrega un Wishbone/AMBA bridge y un controlador de reset sencillo. 
  • LEON: Son cores de un procesador de 32 bits sintetizable basado en la arquitectura del SPARC V8.

Docencia

Papers, Libros



Si ves información que deberia estar en esta página por favor escribinos (arqui1 en alumnos punto exa punto unicen.edu.ar).


Comments