Material

INFORMACIÓN IMPORTANTE

La página corresponde a cursadas anteriores a 2020. Esta página dejará de recibir mantenimiento y actualización de contenidos a partir del mes de febrero de 2020. Los contenidos e información correspondientes a cursadas 2020 y posteriores, se encuentran disponibles en la plataforma Moodle


A nivel de civilización, se considera que la informática es la 3era revolución. La 1era se da con la práctica de la agricultura (período neolítico) y la 2da es la revolución industrial (siglo XVIII).

Powerpoint, Apuntes

  • Unidad 1: Unidad Aritmético/Lógica
  •                  Parte 1: Suma y resta sin y con signo [descargar pdf].
  •                  Apunte aritmética [descargar pdf].
  •                  Parte 2: Multiplicación [descargar pdf] y división [descargar pdf].
  • Unidad 2: Arquitectura y rendimiento [descargar pdf].
  • Unidad 3: Segmentación en la ejecución de instrucciones [descargar pdf ].
  •                 Excepciones e interrupciones [descargar pdf]
  • Unidad 4: Jerarquía de memoria, memoria caché [descargar pdf ].
  •                Memoria virtual [descargar pdf].
  • Unidad 5: Sistemas de E/S e interconexión [descargar pdf].
  •                 Network on Chip (NoC) [descargar pdf].

Ejercicios Adicionales

Unidad 3: Ejercicios sobre instrucciones RISC [pdf]. 

Bibliografia

1.      Computer Organization and Design: The Hardware/Software Interface. D.A. Patterson y J.L. Hennessy. Morgan Kaufmann. 5th Ed. 2013. ISBN: 978-0124077263.

2.      Estructura y diseño de computadores: La interfaz software/hardware. D.A. Patterson y J.L. Hennessy. Ed. Reverte. 4ta Ed. 2011. ISBN: 978-84-291-2620-4.

3.      Computer architecture and organization an integrated approach. M.J.Murdocca y V.P.Heuring. Wiley. 2007. ISBN: 9780471733881.

4.      Principios de arquitectura de computadores. M.J.Murdocca y V.P.Heuring. Prentice Hall. 2002. ISBN: 9879460693.

5.      "Computer Organization and Architecture: Designing for Performance”. W. Stallings. 7ª Edición. Prentice Hall 2006.

6.      "Organización Y Arquitectura De Computadores". W. Stallings. 7ª Edición. Prentice Hall 2006.

7.      "Computer Architecture: A Quantitative Approach". J.L. Hennessy y D.A. Patterson. Morgan Kaufmann. 5th Edition. 2012.

8.      "Arquitectura de Computadores: de los microprocesadores a las supercomputadoras". B. Parhami. McGraw Hill. 2007.

9.      "Modern Processor Design". J. P. Shen, M. H. Lipasti. McGraw Hill. 2004.

10. “Arquitectura de computadores: Fundamentos de los Procesadores Superescalares”, J. P. Shen, M. H. Lipasti. McGraw Hill. 2005.

11. “Arquitectura de Computadoras”, De Miguel - Angulo. Paraninfo, Madrid, 1987.

12. “Diseño de Sistemas Digitales”, Segunda Edición, Deschamps - Angulo. Paraninfo, Madrid, 1992.

13.  “Hardware implementation of algorithmic computations”, Davio M., July 1976.

14.  “Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems” J-P Deschamps, G. Bioul, G. Sutter, 2006 [rar].

15. “Structured Computer Organization (5th Edition)”, Andrew S. Tanenbaum. Prentice Hall, 2005.

Bibliografía principal y secundarias asociadas al temario propuesto

UNIDAD 1. UNIDAD ARITMETICO-LÓGICA

Principal: [14]

Secundarias: [1 y 2, Cap. 3]

 

UNIDAD 2. ARQUITECTURA DE ORDENADORES. EL PAPEL DEL RENDIMIENTO.

Principal: [1 y 2, Cap. 1]

Secundarias: [3-11]

 

UNIDAD 3. SEGMENTACIÓN EN LA EJECUCIÓN DE INSTRUCCIONES.

Principal: [1 y 2, Cap. 2 y 4]

Secundarias: [3-11]


UNIDAD 4. ORGANIZACIÓN Y ESTRUCTURA DE LA MEMORIA: CACHÉS Y MEMORIA VIRTUAL

Principal: [1 y 2, Cap. 5]

Secundarias: [3-11]


UNIDAD 5. SISTEMAS DE ENTRADA SALIDA E INTERCONEXION

Principal: [1 y 2, Cap. 6]

Secundarias: [3-11] [15, Cap. 3]


Erratas


Ricardo Wagner, estudiante del curso 2012, leyendo de la referencia [2], detectó las siguientes erratas. Se comprobó por parte de la Cátedra y de la Editorial que efectivamente los errores están presentes en esa edición, no en la referencia [1].

1) Página 101 y 221. Aquí en la autoevaluacion de la pagina 101 ninguna de las opciones es correcta y en la solución de la pagina 221 indica como correcta la opción 4). Aquí se presentan dos posibles soluciones: 1era) Dar como resolución que ninguna de las opciones es correcta o 2da) Poner en las posibles soluciones la instrucción sub $t2, $t0, $t1.

2) Página 121. Casi al final de la pagina la linea sum: slti $a0, 1 es incorrecta debido a que le falta un registro más a dicha instrucción. 

3) Página 326 Figura 4.21. El camino de datos Instrucción[25-21] debe estar pintada con negro oscuro y entrar en el Reg. de Lectura 2, dado que al tratarse de una instrucción beq la ALU necesita ambos registros para hacer la resta y ver si se activa el flag Cero (o sea ver si son iguales). 

4) Página 329 Figura 4.24. El último multiplexor (el del extremo superior derecho) posee dos controles lo cual es incorrecto. El control que entra "por debajo" o sea la salida de la compuerta AND debe ir al multiplexor anterior que esta bien que se encuentre en gris claro dado que no forma parte del camino de datos. 

5) Página 362 Figura 4.51. El multiplexor de la etapa WB se encuentra invertido. Por ejemplo en una operación de Tipo R la señal de control MemtoReg vale 0 como indica la tabla de la Figura 4.49 y ese multiplexor hace que el dato escogido sea el salido de la Memoria de Datos y no el resultado de la operación de la ALU que seria lo correcto.

Tomás Juárez, estudiante del curso 2016, en la misma referencia [2] detectó:

6) página 315, Figura 4.11. Antes del sumador para obtener la dirección efectiva de los saltos, aparece una unidad funcional llamada "extensión de signo 2". Debería ser "desplazamiento de 2 bits".

Material de cursos anteriores
  •  Elementos de Diseño de Sistemas Digitales [descargar clase en pdf].
  •  Teoría de Conmutación de Circuitos [descargar apunte en pdf].
  •  Segmentación [descargar clase en pdf].
  •  Máquinas de Estados [descargar clase en pdf].